(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-282878

(43)公開日 平成9年(1997)10月31日

(51) Int.Cl.⁶

酸別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/407

H 0 2 M 3/07

G11C 11/34 H 0 2 M 3/07

354F

審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出願番号

特願平8-86501

(22)出願日

平成8年(1996)4月9日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 冨鳴 茂樹

東京都千代田区丸の内二丁目2番3号 三


菱電機株式会社内

(74)代理人 弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 電位発生回路

(57)【要約】

【課題】 Vpp電源からの電流の逆流を防止し、安定 したレベルの電位をVpp電源に供給することにより消 費電流を抑えることが可能な電位発生回路を提供する。 【解決手段】 リングオシレータ101からの出力信号 CLKb, CLKcとがNAND回路105で合成され たパルス信号SfによりキャパシタCpを介してNMO SトランジスタN1のドレイン電極に昇圧電圧が供給さ れ、出力信号CLKa, CLKdとがNOR回路103 で合成されたパルス信号SeによりキャパシタCgを介 してNMOSトランジスタN1のゲート電極に電圧が与 えられる。ドレイン電極に昇圧電圧の供給開始後からゲ ート電極に電圧が与えられNMOSトランジスタN1が オンし、ゲート電極に電圧が与えられなくなりNMOS トランジスタN1がオフしてからドレイン電極への昇圧 電圧の供給が中止される。



【特許請求の範囲】

【請求項1】 トランジスタと、

前記トランジスタのゲート電極に接続された一方電極を 有する第1のキャパシタと、

前記トランジスタのソース/ドレイン電極に接続された 一方電極を有する第2のキャパシタと、

第1のタイミングで、前記第1のキャパシタの他方電極 に第1の所定電圧の供給を開始し、前記第1よりも遅い 第2のタイミングで、前記第2のキャパシタの他方電極 に第2の所定電圧の供給を開始し、前記第2のタイミン 10 グよりも遅い第3のタイミングで、前記第2のキャパシ タの他方電極に前記第2の所定電圧の供給を中止し、前 記第3のタイミングよりも遅い第4のタイミングで、前 記第1のキャパシタの他方電極に前記第1の所定電圧の 供給を中止する電圧供給手段と、を備えた電位発生回

【請求項2】 前記電圧供給手段は、

直列接続された奇数個のインバータを有するリングオシ レータを備え、前記奇数個のインバータのうち、第1の 1のインバータから奇数番目にある第2のインバータか らは第2のパルス信号が出力され、前記第2のインバー タから奇数番目にある第3のインバータからは第3のパ ルス信号が出力され、前記第3のインバータから奇数番 目にある第4のインバータからは第4のパルス信号が出 力され、

前記第1のパルス信号と前記第4のパルス信号とが入力 され、その出力信号を前記第1のキャパシタの他方電極 に入力する第1の論理回路と、

前記第2のパルス信号と前記第3のパルス信号とが入力 30 され、その出力信号を前記第2のキャパシタの他方電極 に入力する第2の論理回路と、をさらに備えた請求項1 に記載の電位発生回路。

【請求項3】 前記電圧供給手段は、

バルス信号を生成するバルス信号生成手段と、

前記パルス信号生成手段で生成されたパルス信号をもと に、前記第1のキャハシタの他方電極に前記第1の所定 電圧を供給する第1の論理回路と、

前記パルス信号生成手段で生成されたパルス信号をもと 電圧を供給する第2の論理回路と、を備えた請求項1に 記載の電位発生回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電位発生回路に関 し、特に、Vpp電源に昇圧電圧Vppを供給する昇圧 電位発生回路、または、Vbb電源に負電圧Vbbを供 給する負電位発生回路に関する。

【従来の技術】図11は、従来の第1の昇圧電位発生回 50 に入力され、キャパシタCp,Cgの電位がVccレベ

路1100を示す回路図である。

【0003】図11を参照して、第1の昇圧電位発生回 路1100は、クロック信号生成回路401と、バッフ ァ107, 109と、キャパシタCg, Cp, C1, C 2と、NチャネルMOSトランジスタ (以下、NMOS トランジスタと略す) N1, N11~N14とを備えて いる。バッファ107は、インバータ121、122を 含み、バッファ109は、インバータ123, 124を 含む。

【0004】バッファ107において、インバータ12 1,122は直列に接続され、キャパシタCgの他方電 極は、バッファ107のインバータ122の出力ノード に接続されている。バッファ109において、インパー タ123、124は直列に接続され、キャパシタCpの 他方電極は、バッファ109のインバータ124の出力 ノードに接続されている。

【0005】クロック信号生成回路401の出力ノード は、バッファ107のインバータ121の入力ノードと バッファ109のインバータ123の入力ノードとに接 インバータからは第1のバルス信号が出力され、前記第 20 続されている。キャパシタCgの一方電極は、ノードB でNMOSトランジスタN1のゲート電極に接続されて いる。キャパシタCpの一方電極は、ノードAでNMO SトランジスタN1のドレイン電極に接続されている。 【0006】NMOSトランジスタN11, N12とキ ャパシタC1とよりプリチャージ回路が構成され、ノー ドAは電源電位Vccレベルにプリチャージされる。ま た、同様に、NMOSトランジスタN13, N14とキ ャパシタC2とによりプリチャージ回路が構成され、ノ ードBは電源電位Vccレベルにプリチャージされる。 【0007】図12は、図11のクロック信号生成回路 401の一例であるリングオシレータを示す回路図であ

> 【0008】図7を参照して、クロック信号生成回路 (リングオシレータ) 401は、NAND回路701 と、NAND回路701に直列に接続された6つのイン バータ701~707とを備えている。

【0009】NAND回路701の一方の入力ノードに は、インバータ707の出力信号が入力され、他方の入 カノードには、クロックイネーブル信号CLKEが入力 に、前記第2のキャパシタの他方電極に前記第2の所定 40 されている。このクロックイネーブル信号CLKEがH (論理ハイ)レベルのとき、クロック信号生成回路 (リ ングオシレータ) 401は活性化されクロック信号CL Kを出力し、クロックイネーブル信号CLKEがL(論 理ロー)レベルのとき、クロック信号生成回路(リング オシレータ) 401は不活性化されクロック信号CLK の出力を中止する。

> 【0010】よって、第1の昇圧電位発生回路1100 の動作が開始されると、まず、クロック信号生成回路4 01からクロック信号CLKがパッファ107、109

ルまで昇圧される。これにより、ノードA、Bの電位 は、容量結合により、それぞれVccレベルから2倍の Vcc(2×Vcc)レベルまで上昇する。この(2× Vcc)レベルに昇圧された電圧が、NMOSトランジ スタN1を介してVpp電源ノードに供給される。この とき、Vpp電源ノードには、NMOSトランジスタN 1のしきい値電圧(Vthn)分低い(2×Vcc-V thn)レベルの電圧が与えられる。

【0011】図13は、従来のトリプルウェル構造を用 いた第2の昇圧電位発生回路1300を示す回路図であ 10

【0012】図13を参照して、第2の昇圧電位発生回 路1300は、図11の第1の昇圧電位発生回路110 Oにおいて、NMOSトランジスタN 1をトリプルウェ ル構造のNMOSトランジスタN1′ に置換えたもので ある。

【0013】トリプルウェル構造のNMOSトランジス タN 1′において、ドレイン電極とp型ウェルはトリプ ルウェル構造により接続されているため、p型ウェルか らソース電極のn⁺ ヘpn接合で電位が伝えられる。よ 20 って、Vpp電源ノードは、(2×Vcc)レベルより もpn接合電圧Vjv低い(2×Vcc-Vjv)レベ ルとなる。

【0014】しかし、上記しきい値電圧Vthnよりも pn接合電圧Vjvの方が小さいため、第2の昇圧電位 発生回路1300は、第1の昇圧電位発生回路1100 よりも高いレベルの昇圧電圧をVpp電源ノードに供給 することができる。

【0015】図14は、従来の第3の昇圧電位発生回路 1400を示す回路図である。図14を参照して、第3 の昇圧電位発生回路1400は、図11の第1の昇圧電 位発生回路1100において、クロック信号生成回路4 01の出力ノードとキャバシタCgの他方電極との間に レベル変換回路1401を接続したものである。

【0016】図15は、図13のレベル変換回路140 1の一例を示す回路図である。図15を参照して、レベ ル変換回路 1401は、PMOSトランジスタ150 1,1002と、NMOSトランジスタ1503,15 04と、インバータ1505とを備えている。

【0017】PMOSトランジスタ1501, 1502 の各々のソース電極は、ともにVpp電源に接続されて いる。PMOSトランジスタ1501のドレイン電極 は、PMOSトランジスタ1502のゲート電極と、N MOSトランジスタ1503のドレイン電極とに接続さ れ、PMOSトランジスタ1502のドレイン電極は、 PMOSトランジスタ1501のゲート電極と、NMO Sトランジスタ1504のドレイン電極とに接続されて いる。NMOSトランジスタ1503、1504のソー ス電極は、ともに接地されている。NMOSトランジス

ック信号生成回路401から出力されたクロック信号C LKが入力され、NMOSトランジスタ1504のゲー ト電極には、インバータを介してクロック信号CLKが 反転されて入力されている。PMOSトランジスタ15 02のドレイン電極と、NMOSトランジスタ1504 のドレイン電極との接続ノード(OUT)は、キャパシ タCgの他方電極に接続されている。

【0018】との第3の昇圧電位発生回路1400によ り、クロック信号CLKの振幅は、(GND~Vcc) 振幅から(GND~Vpp)振幅に増幅され、キャバシ タCgの電位が昇圧される。そのため、キャバシタCg の一方電極のノードBの電位は、(2×Vcc) レベル よりも高いレベルに昇圧され、NMOSトランジスタN 1のゲート電極の電位が上がるので、しきい値落ちをほ ぼなくすことができる。よって、キャパシタCpからの (2×Vcc) レベルの電圧がほとんど降下することな くVpp電源ノードに供給され、図11の第1の昇圧電 位発生回路1100や図13の第2の昇圧電位発生回路 1300よりもさらに高いレベルの電圧をVpp電源ノ ードに供給することが可能であった。

[0019]

【発明が解決しようとする課題】しかしながら、図1 1, 13, 14に示したような昇圧電位発生回路を含む DRAMの低電圧動作を考えると、電源電圧が下がって も、メモリセルのしきい値が電源電圧Vccと同じ割合 で下がらないため、昇圧効率が高い昇圧電位発生回路が 要求される。よって、上述のように、より高いVppレ ベルを求めるため、トランジスタのしきい値を低減する 工夫をしてきた。しかし、そのことは、トランジスタの 30 ドレイン電極の電位が振幅するタイミングと、ゲート電 極の電位が振幅するタイミングとのずれを生じるという 問題点があった。

【0020】図16は、従来の昇圧電位発生回路におけ るNMOSトランジスタのノードA(ドレイン電極)と ノードB(ゲート電極)との電位の振幅のずれを示すタ イミングチャートである。

【0021】図16を参照して、ノードB (ゲート電 極)の電位が下がるよりも前にノードA(ドレイン電 極)の電位が下がってしまっているため、NMOSトラ ンジスタN1, N1′がオンしたままドレイン電極の電 位がVpp電源ノードの電位よりも低くなり、Vpp電 源から電流が逆流してしまう場合があるという問題点が あった。

【0022】また、キャパシタCgの一方電極(NMO SトランジスタN1, N1′のゲート電極) はフローテ ィング状態であるのに対し、キャパシタCpの一方電極 (NMOSトランジスタN1, N1'のゲート電極) は フローティング状態でないため、通常、ノードA、Bに おける電圧レベルの動きが経時的に異なっており、キャ タ1503のゲート電極(入力ノードIN)には、クロ 50 パシタCpの電位が昇圧されてから、再び元のレベルに

戻る際に、ノードAのレベルがVccレベルよりも低く なることがあり、ノードB(NMOSトランジスタN 1, N1′のゲート電極)のレベルよりもノードA(N MOSトランジスタN1、N1′のドレイン電板)のレ ベルが低くなると、NMOSトランジスタN1, N1′ がオンしやすくなってVpp電源から電流が逆流してし まう場合があるという問題点があった。

【0023】本発明は、以上のような問題点を解決する ためになされたもので、Vpp電源からの電流の逆流ま たはVbb電源への電流の逆流を防止し、安定したレベ 10 ルの電位をVpp電源またはVbb電源に供給すること により消費電流を抑えることが可能な電位発生回路を提 供することを目的とする。

[0024]

【課題を解決するための手段】本発明の請求項1に係る 電位発生回路は、トランジスタと、トランジスタのゲー ト電極に接続された一方電極を有する第1のキャパシタ と、トランジスタのソース/ドレイン電極に接続された 一方電極を有する第2のキャパシタと、第1のタイミン 供給を開始し、第1よりも遅い第2のタイミングで、第 2のキャパシタの他方電極に第2の所定電圧の供給を開 始し、第2のタイミングよりも遅い第3のタイミング で、第2のキャパシタの他方電極に第2の所定電圧の供 給を中止し、第3のタイミングよりも遅い第4のタイミ ングで、第1のキャパシタの他方電極に第1の所定電圧 の供給を中止する電圧供給手段とを設けたものである。 【0025】本発明の請求項2に係る電位発生回路は、 請求項1の電位発生回路において、電圧供給手段に、直 列接続された奇数個のインバータを有するリングオシレ 30 ータを設け、奇数個のインバータのうち、第1のインバ ータからは第1のパルス信号が出力され、第1のインバ ータから奇数番目にある第2のインバータからは第2の バルス信号が出力され、第2のインバータから奇数番目 にある第3のインバータからは第3のバルス信号が出力 され、第3のインバータから奇数番目にある第4のイン バータからは第4のパルス信号が出力され、第1のパル ス信号と第4のパルス信号とが入力され、その出力信号 を第1のキャパシタの他方電極に入力する第1の論理回 路と、第2のパルス信号と第3のパルス信号とが入力さ れ、その出力信号を第2のキャパシタの他方電極に入力 する第2の論理回路とをさらに設けたものである。

【0026】請求項3に係る電位発生回路は、請求項1 の電位発生回路において、電圧供給手段に、パルス信号 を生成するパルス信号生成手段と、パルス信号生成手段 で生成されたパルス信号をもとに第1のキャパシタの他 方電極に第1の所定電圧を供給する第1の論理回路と、 パルス信号生成手段で生成されたパルス信号をもとに第 2のキャパシタの他方電極に第2の所定電圧を供給する 第2の論理回路とを設けたものである。

[0027]

【発明の実施の形態】以下、本発明の実施の形態を図面 を参照しながら説明する。

【0028】(1) 実施の形態1

図1は、本発明の電位発生回路の実施の形態1の昇圧電 位発生回路100を示す回路図である。

【0029】図1を参照して、昇圧電位発生回路100 は、リングオシレータ101と、NOR回路103と、 NAND回路105と、バッファ回路107, 109 と、キャパシタCp, Cg, C1, C2と、NMOSト ランジスタN1, N11~N14とを備えている。 【0030】リングオシレータ101は、NAND回路 111と、インバータ112~117とをさらに備えて いる。

【0031】リングオシレータ101において、NAN D回路111の出力ノードaにインバータ112~11 7が直列に接続され、インバータ117の出力ノード d はNAND回路111の一方の入力ノードに接続されて いる。NAND回路111の他方の入力ノードには、リ グで、第1のキャパシタの他方電極に第1の所定電圧の 20 ングオシレータ101を制御するためのクロックイネー ブル信号CLKEが入力されている。クロックイネーブ ル信号CLKEがHレベルのときリングオシレータ10 1は活性化され、Lレベルのときリングオシレータ10 1は不活性化される。

> 【0032】リングオシレータ101のNAND回路1 11の出力ノードaとインバータ117の出力ノードd とは、NOR回路103の2つの入力ノードにそれぞれ 接続されている。また、インバータ113の出力ノード bとインバータ115の出力ノードcとは、NAND回 路105の2つの入力ノードにそれぞれ接続されてい る。

> 【0033】バッファ107は、直列に接続された2つ のインバータ121, 122を含み、インバータ121 の入力ノードはNOR回路103の出力ノードeに接続 されている。バッファ109もまた、直列に接続された 2つのインバータ123, 124を含み、インバータ1 23の入力ノードはNAND回路105の出力ノードf に接続されている。

【0034】キャパシタCgの一方電極はノードBでN 40 MOSトランジスタN1のゲート電極に接続され、他方 電極はインバータ122の出力ノードに接続されてい る。また、キャパシタCpの一方電極はノードAでNM OSトランジスタN1のドレイン電極に接続され、他方 電極はインバータ124の出力ノードに接続されてい

【0035】さらに、図11,13,14の場合と同様 に、NMOSトランジスタN11, N12とキャパシタ C1とによりプリチャージ回路が構成され、動作前に、 ノードAは電源電圧Vccレベルにプリチャージされ、 50 NMOSトランジスタN13, N14とキャパシタC2

とによりプリチャージ回路が構成され、動作前に、ノードBは電源電位Vcc

【0036】図2は、図1の昇圧電位発生回路100の 動作を示すタイミングチャートである。

【0037】図1および2を参照して、クロックイネーブル信号CLKEは、時刻t,までLレベルであり、リングオシレータ101はスタンバイ状態である。

【0038】時刻 t,でクロックイネーブル信号CLK EがHレベルになると、リングオシレータ 101が活性 化され、図 2に示すようにリングオシレータ 101内の 10NAND回路 111の出力ノード 111の出力メード 111の出力ノード 111の出力ノード 111の出力ノード 111の出力ノード 111の出力ノード 111の出力ノード 111の出力ノード 111の出力ノード 1110の出力ノード 1110のはクロック信号CLK 1110の位相が 1110 な 1111 がらは、クロック信号CLK 1111 がらは、クロック信号CLK 1111 がらは、クロック信号CLK 1111 がらは、クロック信号CLK 1111 がらは、クロック信号CLK 1111 が出力される。

【0039】出力ノードa、dからそれぞれ出力された互いに位相のずれたクロック信号CLKa、CLKdは、NOR回路103に入力され、NOR回路103の出力ノードをには、パルス幅T1を有するパルス信号Seが出力される。一方、出力ノードb、cからそれぞれ出力された互いに位相のずれたクロック信号CLKb、CLKcは、NAND回路105に入力され、NAND回路105の出力ノードfには、パルス幅T2(T2>T1)を有するパルス信号Sfが出力される。

【0040】このパルス信号Se、Sfは、パルス信号Sfが立上がってから(たとえば時刻t、またはt。)パルス信号Seが立上がり(たとえば時刻t、またはt、)、その後、パルス信号Seが立下がってから(たとえば時刻t、またはt。)パルス信号Sfが立下がる(たとえば時刻t、またはt。)というタイミングで振幅を繰返す。

【0041】上記パルス信号Seは、パッファ107を介してキャパシタCgの他方電極に与えられ、上記パルス信号Sfは、パッファ109を介してキャパシタCpの他方電極に与えられるので、パルス信号Sfが立上がると、VccレベルにプリチャージされたノードAはキパシタCpによりさらにVcc昇圧され、NMOSトランジスタN1のドレイン電極には、Vccレベルから(2×Vcc)レベルにプリチャージされたノードBはキャパシタCgによりさらにVcc昇圧され、NMOSトランジスタN1のゲート電極には、Vccレベルから(2×Vcc)レベルにプリチャージされたノードBはキャパシタCgによりさらにVcc昇圧され、NMOSトランジスタN1のゲート電極には、Vccレベルから(2×Vcc)レベルに昇圧された電圧が与えられる。これにより、NMOSトランジスタN1がオンし、Vpp電源ノードに(2×Vcc)レベルの昇圧電圧が供給される。【0043】所定の期間T1が経過して、パルス信号S

eが立上がると、NMOSトランジスタN 1 のゲート電極に(2×Vcc)レベルの電圧が与えられなくなり、NMOSトランジスタN 1 がオフし、Vpp電源ノードへの(2×Vcc)レベルの昇圧電圧の供給が遮断される

【0044】さらに、パルス信号Sfが立下がると、NMOSトランジスタN1のドレイン電極への(2×Vcc)レベルの昇圧電圧の供給が中止される。

【0045】したがって、NMOSトランジスタN1のドレイン電極への昇圧電圧の供給が開始されてから、NMOSトランジスタN1のゲート電極に電圧が印加されてNMOSトランジスタN1のゲート電極に電圧が印加されなくなってNMOSトランジスタN1のゲート電極に電圧が印加されなくなってNMOSトランジスタN1がオフしてからNMOSトランジスタN1のドレイン電極への昇圧電圧の供給が中止されるので、NMOSトランジスタN1がオンしている間は、常に、Vpp電源ノードに昇圧電圧が供給され、Vpp電源からの電流の逆流を防止し、安定したレベルの電位をVpp電源に供給することにより消費電流を抑えることが可能な電位発生回路を提供することができる。【0046】図3、4は、図1の昇圧電位発生回路100におけるプリチャージ回路の他の例を示す回路図である。

【0047】図3を参照して、プリチャージ回路を構成するNMOSトランジスタN11、N12とキャバシタC1をダイオード301に、また、プリチャージ回路を構成するNMOSトランジスタN13、N14とキャバシタC2とをダイオード303に置換えたものであり、ダイオード301、303の入力ノードは、ともに、Vcc電源に接続され、ダイオード301の出力ノードはノードAに、ダイオード303の出力ノードはノードBに接続されている。

【0048】図4を参照して、プリチャージ回路を構成するNMOSトランジスタN11, N12とキャバシタC1とをダイオード接続のNMOSトランジスタN15 に、また、プリチャージ回路を構成するNMOSトランジスタN13, N14とキャバシタC2とをダイオード接続されたNMOSトランジスタN16に置換えたものであり、NMOSトランジスタN15, N16のゲート電極およびドレイン電極は、ともに、Vcc電源に接続され、NMOSトランジスタN15のソース電極はノードAに、NMOSトランジスタN16のソース電極はノードBに接続されている。

【0049】図3、4に示した昇圧電位発生回路30 0、400は、上述の図1の昇圧電位発生回路100と 同様に動作し、同様の効果を得ることができる。

【0050】ただし、昇圧電位発生回路300,400では、ノードA,Bは、(Vcc-Vthn)レベルまでしか昇圧されない。

【0043】所定の期間T1が経過して、パルス信号S 50 【0051】昇圧電位発生回路100.300, および

20

400において、NOR回路103にパルス信号CLK a, CLKdの代わりにパルス信号CLKb, CLKc を入力するか、または、NAND回路105にバルス信 号CLKb、CLKcの代わりにパルス信号CLKa. CLKdを入力しても、図2に示したパルス信号Se. Sfと同様のパルス信号が発生し、上記と同様の効果が 得られる。

【0052】図5は、本発明の電位発生回路の実施の形 態1の負電位発生回路500を示す回路図である。

【0053】負電位発生回路の場合も、図2と同様のパ 10 ルス信号により、Vbb電源ノードに負電圧を供給する ことが可能である。

【0054】図5を参照して、負電位発生回路500 は、図1の昇圧電位発生回路100のNMOSトランジ スタN1をPMOSトランジスタP1に、プリチャージ 回路を構成するNMOSトランジスタN11、N12と キャパシタC1、および、NMOSトランジスタN1 3, N14とキャパシタC2を、PMOSトランジスタ P11, P12とキャパシタC1′、およびPMOSト ランジスタP13、P14とキャパシタC2′に置換 え、さらに、バッファ107、109をインバータ50 1,502に置換えたものである。

【0055】PMOSトランジスタP11, P12とキ ャパシタC1′、および、PMOSトランジスタP1 3, P14とキャパシタC2'によりプリチャーシ回路 が構成され、ノードA′, B′は、それぞれ-Vccレ ベルにプリチャージされる。

【0056】そして、図2と同様のタイミングチャート で、パルス信号Sfのレベルが降下すると、キャパシタ レベル降圧され、-Vccレベルの負電圧がNMOSト ランジスタP1のドレイン電極に供給される。次に、バ ルス信号Seのレベルが降下すると、キャパシタCgに より、ノードB′の電位がGNDレベルからVccレベ ル降圧され、-Vccレベルの電圧がPMOSトランジ スタP1のゲート電極に与えられる。 これにより PMO SトランジスタP1がオンし、Vbb電源ノードに-V ccレベルの負電圧が供給される。

【0057】その後、ある所定期間経過し、パルス信号 Seのレベルが上昇すると、PMOSトランジスタP1 40 のゲート電極に-Vccレベルの電圧が与えられなくな り、PMOSトランジスタPlがオフし、Vbb電源ノ ードへの-Vccレベルの負電圧の供給が遮断される。 さらに、パルス信号Sfのレベルが上昇すると、PMO SトランジスタP1のドレイン電極への-Vccレベル の負電圧の供給が中止される。

【0058】したがって、Vbb電源への電流の逆流を 防止し、安定したレベルの電位をVbb電源に供給する ことにより消費電流を抑えることが可能な電位発生回路 を提供することができる。

[0059](2) 実施の形態2

図6は、本発明の電位発生回路の実施の形態2の昇圧電 位発生回路600を示す回路図である。

【0060】図6を参照して、昇圧電位発生回路600 は、クロック信号生成回路401と、インバータ602 ~605と、NOR回路103と、NAND回路105 と、バッファ107、109と、NMOSトランジスタ N1, N11~N14と、キャパシタCp, Cg, C 1, C2とを備えている。

【0061】クロック信号生成回路401は、図7に示 したリングオシレータを用いることができる。

【0062】クロック信号生成回路401の出力ノード は、NOR回路103の一方の入力ノードと、NAND 回路105の一方の入力ノードと、インバータ602、 604の入力ノードとに接続されている。インバータ6 03はインバータ602に直列に接続され、インバータ 602の出力ノードはNOR回路103の他方の入力ノ ードに接続されている。インバータ605はインバータ 604に直列に接続され、インバータ605の出力ノー ドはNAND回路105の他方の入力ノードに接続され ている。

【0063】その他の素子の接続関係は、図1の昇圧電 位発生回路100と同様であるので、説明は省略する。 【0064】図7は、図6の昇圧電位発生回路600の 動作を示すタイミングチャートである。

【0065】図7を参照して、クロック信号生成回路4 01から出力されたクロック信号CLKは、NOR回路 103の一方の入力ノードと、NAND回路105の一 方の入力ノードとに入力される。クロック信号CLK CpによりノードA'の電位がGNDレベルからVcc 30 は、また、インバータ602、603により時間 Δt 遅 延されてNOR回路103の他方の入力ノードに入力さ れ、インバータ604、605によりやはり時間△t遅 延されてNAND回路105の他方の入力ノードに入力 される(図6のdelay CLK)。

> 【0066】クロック信号CLKと遅延クロック信号d elay CLKとから、NOR回路103によりパル ス信号Se′が出力され、NAND回路105によりパ ルス信号Sf′が出力される。

【0067】との1つのパルス信号Se', Sf'の各 々は、実施の形態1のパルス信号Se,Sfに対応し、 昇圧電位発生回路600は、このパルス信号Se′、S f'により、実施の形態1で説明したのと同様のタイミ ングで同様の動作を行なう。

【0068】すなわち、パルス信号Sf′が立上がる と、それに応答して(2×Vcc)レベルの昇圧電圧が NMOSトランジスタN1のドレイン電極に与えられ、 次に、パルス信号Se'が立上がると、それに応答し て、NMOSトランジスタN1のゲート電極に(2×V cc)レベルの電圧が与えられ、NMOSトランジスタ 50 N1がオンし、Vpp電源ノードに (2×Vcc) レベ

ルの昇圧電圧が供給される。そして、所定期間経過し て、パルス信号Se'が立下がると、それに応答して、 NMOSトランジスタN1のゲート電極に(2×Vc c)レベルの電圧が与えられなくなり、NMOSトラン ジスタN1がオフし、Vpp電源ノードへの(2×Vc c)レベルの昇圧電圧の供給が遮断される。さらに、パ ルス信号Sf'が立下がると、それに応答して、NMO SトランジスタN1のドレイン電極に(2×Vcc)レ ベルの昇圧電圧の供給が中止される。

【0069】したがって、Vpp電源からの電流の逆流 10 を防止し、安定したレベルの電位をVpp電源に供給す ることにより消費電流を抑えることが可能な電位発生回 路を提供することができる。

【0070】図8,9は、図6の昇圧電位発生回路60 0におけるブリチャージ回路の他の例を示す回路図であ

【0071】図8を参照して、昇圧電位発生回路800 は、ノードAに、Vcc電源に接続されたダイオード3 01が接続され、ノードBにはVcc電源に接続された ダイオード303が接続されている。

【0072】図9を参照して、昇圧電位発生回路900 は、図8のダイオード301、303を、それぞれ、ダ イオード接続されたNMOSトランジスタN15, N1 6に置換えたものである。

【0073】これらの昇圧電位発生回路800,900 も、図6の昇圧電位発生回路600と同様の効果を得る ことができる。

【0074】ただし、昇圧電位発生回路800,900 においてノードA、Bは、各々、(Vcc-Vthn) レベルまでしか昇圧されない。

【0075】図10は、本発明の電位発生回路の実施の 形態2の負電位発生回路1000を示す回路図である。

【0076】図10を参照して、負電位発生回路100 0は、図6の昇圧電位発生回路600のNMOSトラン ジスタN 1, N 1 1 ~ N 1 4 とキャパシタC 1, C 2 を、PMOSトランジスタP1、P11~P14とキャ パシタC1′, C2′ に置換えたものである。

【0077】PMOSトランジスタP11, P12とキ ャパシタC1′、および、PMOSトランジスタP1 3、P14とキャパシタC2′によりプリチャージ回路 40 電位発生回路を示す回路図である。 が構成され、ノードA´, B´は、それぞれ-Vccレ ベルにプリチャージされる。

【0078】そして、図7のタイミングチャートと同様 のタイミングで、キャパシタCpによりノードA′の電 位がGNDレベルからVccレベル降圧された~Vcc レベルの負電圧がPMOSトランジスタP1のドレイン 電極に供給される。次に、キャパシタCgにより、ノー ドB′の電位がGNDレベルからVccレベル降圧され た-Vccレベルの電圧がPMOSトランジスタP1の ゲート電極に与えられる。これにより、PMOSトラン 50 回路図である。 12

ジスタP1がオンし、Vbb電源ノードに-Vccレベ ルの負電圧が与えられる。

【0079】その後、ある所定期間経過すると、PMO SトランジスタP1のゲート電極に-Vccレベルの電 圧が与えられなくなり、PMOSトランジスタP1がオ フし、Vbb電源ノードへの-Vccレベルの負電圧の 供給が遮断される。さらに、PMOSトランジスタP1 のドレイン電極への-Vccレベルの負電圧の供給が中 止される。

【0080】したがって、Vbb電源への電流の逆流を 防止し、安定したレベルの電位をVbb電源に供給する ことにより消費電流を抑えることが可能な電位発生回路 を提供することができる。

[0081]

【発明の効果】本発明の電位発生回路は、Vpp電源か らの電流の逆流またはV b b 電源への電流の逆流を防止 し、安定したレベルの電位をVpp電源またはVbb電 源に供給することにより消費電流を抑えることが可能で ある。

20 【図面の簡単な説明】

> 【図1】 本発明の電位発生回路の実施の形態1の昇圧 電位発生回路を示す回路図である。

【図2】 図1の昇圧電位発生回路の動作を示すタイミ ングチャートである。

【図3】 図1の昇圧電位発生回路におけるプリチャー ジ回路の他の例を示す回路図である。

【図4】 図1の昇圧電位発生回路におけるプリチャー ジ回路の他の例を示す回路図である。

【図5】 本発明の電位発生回路の実施の形態1の負電 30 位発生回路を示す回路図である。

【図6】 本発明の電位発生回路の実施の形態2の昇圧 電位発生回路を示す回路図である。

【図7】 図6の昇圧電位発生回路の動作を示すタイミ ングチャートである。

【図8】 図6の昇圧電位発生回路におけるプリチャー ジ回路の他の例を示す回路図である。

【図9】 図6の昇圧電位発生回路におけるプリチャー ジ回路の他の例を示す回路図である。

【図10】 本発明の電位発生回路の実施の形態2の負

【図11】 従来の第1の昇圧電位発生回路を示す回路 図である。

【図12】 図11のクロック信号生成回路401の例 を示す回路図である。

【図13】 従来のトリブルウェル構造を用いた第2の 昇圧電位発生回路を示す回路図である。


【図14】 従来の第3の昇圧電位発生回路を示す回路 図である。

【図15】 図14のレベル変換回路901の例を示す


【図16】 従来の昇圧電位発生回路におけるNMOSトランジスタのドレイン電極とゲート電極との電位の振幅のずれを示すタイミングチャートである。

【符号の説明】


100, 300, 400, 600, 800, 900 昇 圧電位発生回路、500, 1000 負電位発生回路、* *N1 NMOSトランジスタ、P1 PMOSトランジスタ、Cp, Cg キャパシタ、101 リングオシレータ、112~117、602~605 インバータ、103 NOR回路、105、111NAND回路、401 クロック信号生成回路。




【図16】




【図4】




【図5】




【図6】




【図8】




【図9】




【図10】




【図11】



[図13]



【図14】



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第4区分

【発行日】平成15年7月4日(2003.7.4)

【公開番号】特開平9-282878

【公開日】平成9年10月31日(1997.10.31)

【年通号数】公開特許公報9-2829

【出願番号】特願平8-86501

【国際特許分類第7版】

G11C 11/407

H02M 3/07

[FI]

G11C 11/34 354 F

H02M 3/07

【手続補正書】

【提出日】平成15年4月7日(2003.4.7)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 トランジスタと、

前記トランジスタのゲート電極に接続された一方電極を 有する第1のキャパシタと、

前記トランジスタのソース/ドレイン電極に接続された 一方電極を有する第2のキャパシタと、

第1のタイミングで、前記第1のキャパシタの他方電極に第1の所定電圧の供給を開始し、前記第1よりも遅い第2のタイミングで、前記第2のキャパシタの他方電極に第2の所定電圧の供給を開始し、前記第2のタイミングよりも遅い第3のタイミングで、前記第2のキャパシタの他方電極に前記第2の所定電圧の供給を中止し、前記第3のタイミングよりも遅い第4のタイミングで、前記第1のキャパシタの他方電極に前記第1の所定電圧の供給を中止する電圧供給手段と、を備えた電位発生回路。

【請求項2】 前記電圧供給手段は、

直列接続された奇数個のインバータを有するリングオシレータを備え、前記奇数個のインバータのうち、第1のインバータからは第1のバルス信号が出力され、前記第1のインバータから奇数番目にある第2のインバータからお第2のバルス信号が出力され、前記第2のインバータから奇数番目にある第3のインバータから奇数番目にある第4のインバータから奇数番目にある第4のインバータからは第4のパルス信号が出力され、

前記第1のパルス信号と前記第4のパルス信号とが入力 され、その出力信号を前記第1のキャパシタの他方電極 に入力する第1の論理回路と、

前記第2のパルス信号と前記第3のパルス信号とが入力され、その出力信号を前記第2のキャパシタの他方電極に入力する第2の論理回路と、をさらに備えた請求項1 に記載の電位発生回路。

【請求項3】 前記電圧供給手段は、

パルス信号を生成するパルス信号生成手段と、

前記パルス信号生成手段で生成されたパルス信号をもと に、前記第1のキャパシタの他方電極に前記第1の所定 電圧を供給する第1の論理回路と、

前記パルス信号生成手段で生成されたパルス信号をもと に、前記第2のキャパシタの他方電極に前記第2の所定 電圧を供給する第2の論理回路と、を備えた請求項1に 記載の電位発生回路。

【請求項4】 第1のノードの電圧を変化させるための 電圧供給手段と、

第2のノードを所定電圧にプリチャージするためのプリ チャージ回路と、

前記第1のノードの電圧変化を容量結合によって前記第 2のノードへ伝達するように接続されたキャパシタと、 前記第2のノードと出力ノードとの間に接続されたトラ ンジスタスイッチと、

前記トランジスタスイッチの導通および非導通を制御する制御手段とを備え、

前記電圧供給手段は、前記トランジスタスイッチが非導通である第1の時刻において、前記第1のノードの電圧 を所定の極性で変化させ、

前記制御手段は、前記第1の時刻から所定時間経過後の 第2の時刻において前記トランジスタスイッチを導通さ せる、電位発生回路。

【請求項5】 <u>前記制御手段は、前記第2の時刻から所</u> 定時間経過後の第3の時刻において、前記トランジスタ スイッチを非導通とし、

前記電圧供給手段は、前記第3の時刻から所定時間経過

後の第4の時刻において、前記第1のノードの電圧を前 記第1の時刻以前のレベルへ変化させる、請求項4記載 の電位発生回路。

【請求項6】 前記プリチャージ回路は、前記トランジスタスイッチの非導通時に、前記第2のノードを前記所定電圧にプリチャージする、請求項4または5記載の電位発生回路。

【請求項7】 <u>前記所定の極性は、前記第1のノードの</u> 電圧が昇圧される方向に対応し、

前記トランジスタスイッチは、ソースおよびドレインが 前記出力ノードおよび前記第2のノードとそれぞれ電気 的に接続されたNチャネルMOSトランジスタで構成され、

前記制御手段は、前記NチャネルMOSトランジスタの ゲート電圧を制御する、請求項4~6のいずれか1項に 記載の電位発生回路。

【請求項8】 前記制御手段は、前記トランジスタスイッチの導通時において、前記ゲート電圧を前記第2の時刻における前記第2のノードの電圧以上に設定する、請求項7に記載の電位発生回路。

【請求項9】 <u>前記所定の極性は、前記第1のノードの</u> 電圧が降圧される方向に対応し、

前記トランジスタスイッチは、ソースおよびドレインが 前記出力ノードおよび前記第2のノードとそれぞれ電気 的に接続されたPチャネルMOSトランジスタで構成され、

前記制御手段は、前記PチャネルMOSトランジスタの ゲート電圧を制御する、請求項4~6のいずれか1項に 記載の電位発生回路。

【請求項10】 前記制御手段は、前記トランジスタス イッチの導通時において、前記ゲート電圧を前記第2の 時刻における前記第2のノートの電圧以下に設定する、 請求項7に記載の電位発生回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0026

【補正方法】変更

【補正内容】

【0026】請求項3に係る電位発生回路は、請求項1の電位発生回路において、電圧供給手段に、バルス信号を生成するバルス信号生成手段と、バルス信号生成手段で生成されたバルス信号をもとに第1のキャバシタの他方電極に第1の所定電圧を供給する第1の論理回路と、バルス信号生成手段で生成されたバルス信号をもとに第2のキャバシタの他方電極に第2の所定電圧を供給する

第2の論理回路とを設けたものである。 本発明の請求項 4に係る電位発生回路は、第1のノードの電圧を変化さ せるための電圧供給手段と、第2のノードを所定電圧に プリチャージするためのプリチャージ回路と、第1のノ ードの電圧変化を容量結合によって第2のノードへ伝達 するように接続されたキャパシタと、第2のノードと出 力ノードとの間に接続されたトランジスタスイッチと、 トランジスタスイッチの導通および非導通を制御する制 御手段とを設け、電圧供給手段は、トランジスタスイッ チが非導通である第1の時刻において、第1のノードの 電圧を所定の極性で変化させ、制御手段は、第1の時刻 から所定時間経過後の第2の時刻においてトランジスタ スイッチを導通させるものである。請求項5に係る電位 発生回路は、請求項4の電位発生回路において、制御手 段は、第2の時刻から所定時間経過後の第3の時刻にお いて、トランジスタスイッチを非導通とし、電圧供給手 段は、第3の時刻から所定時間経過後の第4の時刻にお いて、第1のノードの電圧を第1の時刻以前のレベルへ 変化させるものである。請求項6に係る電位発生回路 は、請求項4または5の電位発生回路において、プリチ ャージ回路は、トランジスタスイッチの非導通時に、第 2のノードを所定電圧にブリチャージするものである。 請求項7に係る電位発生回路は、請求項4~6のいずれ かの電位発生回路において、所定の極性は、第1のノー ドの電圧が昇圧される方向に対応し、トランジスタスイ ッチは、ソースおよびドレインが出力ノードおよび第2 のノードとそれぞれ電気的に接続されたNチャネルMO Sトランジスタで構成され、制御手段は、NチャネルM OSトランジスタのゲート電圧を制御するものである。 請求項8に係る電位発生回路は、請求項7の電位発生回 路において、制御手段は、トランジスタスイッチの導通 時において、ゲート電圧を第2の時刻における第2のノ ードの電圧以上に設定するものである。請求項9に係る 電位発生回路は、請求項4~6のいずれかの電位発生回 路において、所定の極性は、第1のノードの電圧が降圧 される方向に対応し、トランジスタスイッチは、ソース およびドレインが出力ノードおよび第2のノードとそれ ぞれ電気的に接続されたPチャネルMOSトランジスタ で構成され、制御手段は、PチャネルMOSトランジス タのゲート電圧を制御するものである。請求項10に係 る電位発生回路は、請求項7の電位発生回路において、 制御手段は、トランジスタスイッチの導通時において、 ゲート電圧を第2の時刻における第2のノードの電圧以 下に設定するものである。

Japanese Laid-Open Patent Publication No. 09-282878

Publication Date: October 31, 1997

Application No. 8-86501

Filing Date: April 9, 1996

Applicant: Mitsubishi Denki Kabushiki Kaisha

Inventor: Shigeki Tomishima

Title of the Invention: Potential Generation Circuit

CLAIMS:

- A potential generation circuit comprising:
- a transistor;
- a first capacitor which has one electrode connected to the gate electrode of the transistor;
- a second capacitor which has one electrode connected to the source/drain electrode of the transistor; and
- a voltage supplying means for starting the supply of a first predetermined voltage to the other electrode of the first capacitor with a first timing, starting the supply of a second predetermined voltage to the other electrode of the second capacitor with a second timing which is slower than the first timing, stopping the supply of the second predetermined voltage to the other electrode of the second capacitor with a third timing which is slower than the second timing, and stopping the supply of the first predetermined voltage to the other electrode of the first capacitor with a fourth timing which is slower than the third timing.
- 2. The potential generation circuit of Claim 1, wherein the voltage supplying means is provided with a ring oscillator which has an odd number of inverters connected in series, a first pulse signal is output from a first

inverter, a second pulse signal is output from a second inverter which is an odd number from the first inverter, a third pulse signal is output from a third inverter which is an odd number from the second inverter, and a fourth pulse signal is output from a fourth inverter which is an odd number from the third inverter;

a first logic circuit which receives the first pulse signal and fourth pulse signal, and outputs the output signals to the other electrode of the first capacitor; and

a second logic circuit which receives the second pulse signal and third pulse signal, and outputs the output signals to the other electrode of the second capacitor.

- 3. The potential generation circuit of Claim 1, wherein the voltage supplying means comprises:
- a pulse signal generating means for generating pulse signals;
- a first logic circuit for supplying a first predetermined voltage to the other electrode of the first capacitor based on the pulse signal generated by the pulse signal generating means; and

a second logic circuit for supplying a second predetermined voltage to the other electrode of the second capacitor based on the pulse signal generated by the pulse signal generating means.

DETAILED DESCRIPTION OF THE INVENTION

[0001] [FIELD OF THE INVENTION] The present invention relates to a potential generation circuit, and specifically relates to booster potential circuit for supplying a boost voltage Vpp to a Vpp power supply, and a negative potential generation circuit for supplying a negative voltage Vbb to a

Vbb power supply.

[0002] [PRIOR ART] Fig. 11 is a circuit diagram showing a conventional first booster potential generation circuit 1100.

[0003] Referring to Fig. 11, the first booster potential generation circuit 1100 is provided with a clock signal generation circuit 401, buffers 107 and 109, capacitors Cg, Cp, C1, C2, and N-channel MOS transistors (hereinafter referred to as NMOS transistors) N1, and N11~N14. The buffer 107 includes inverters 121 and 122, and the buffer 109 includes inverters 123 and 124.

[0004] In the buffer 107, the inverters 121 and 122 are connected in series, and the other electrode of the capacitor Cg is connected to the output node of the inverter 122 of the buffer 107. In the buffer 109, the inverters 123 and 124 are connected in series, and the other electrode of the capacitor Cp is connected to the output node of the inverter 124 of the inverter 109.

[0005] The output node of the clock signal generation circuit 401 is connected to the input node of the inverter 121 of the buffer 107, and to the input node of the inverter 123 of the buffer 109. The other electrode of the capacitor Cg is connected to the gate electrode of the NMOS transistor N1 at node B. The other electrode of the capacitor Cp is connected to the drain electrode of the NMOS transistor N1 at node A.

[0006] A precharging circuit is configured by the NMOS transistors N11 and N12, and the capacitor C1, and the node

A precharges to a power supply potential Vcc level. Similarly, a precharging circuit is configured by the NMOS transistors N12 and N14, and the capacitor C2, and the node B precharges to a power supply Vcc level.

[0007] Fig. 12 is a circuit diagram showing a ring oscillator as an example of the clock signal generation circuit 401 of Fig. 11.

[0008] Referring to Fig. 7, the clock signal generation circuit (ring oscillator) 401 is provided with a NAND circuit 701, and six inverters 701~707 connected in series to the NANAD circuit 701.

[0009] The output signal of the inverter 107 is input to one input node of the NAND circuit 701, and a clock enable signal CLKE is input to the other input node. When the clock enable signal CLKE is H (logical high) level, the clock signal generation circuit (ring oscillator) 401 is activated and outputs a clock signal CLK; when the clock enable signal CLKE is L (logical low) level, the clock signal generation circuit (ring oscillator) 401 is not activated and stops outputting the clock signal CLK.

[0010] Thus, when the first booster potential generation circuit 1100 starts operation, a clock signal CLK is first input from the clock signal generating circuit 401 to the buffers 107 and 109, and the potential of the capacitors Cp and Cg are boosted to the Vcc level. In this way the potentials of the nodes A and B are capacity-coupled, and boosted from the respective Vcc levels to double Vcc $(2 \times Vcc)$ level. The potential which has been boosted $(2 \times Vcc)$ to this level is supplied to the Vpp power

supply node through the NMOS transistor N1. This time, a voltage lower than the NMOS transistor N1 threshold voltage $V_{\rm thn}$ (2 × $V_{\rm cc}$ - $V_{\rm thn}$) is supplied to the $V_{\rm pp}$ power supply node.

[0011] Fig. 13 is a circuit diagram showing a second booster potential generation circuit 1300 using a conventional triple well structure.

[0012] Referring to Fig. 13, the second booster potential generation circuit 1300 replaces the NMOS transistor N1 in the first booster potential generation circuit 1100 of Fig. 11 with a triple well structure NMOS transistor N1'.

[0013] In the triple well structure NMOS transistor N1', since the drain electrode and p-type well are connected by the triple well structure, a potential is applied to the n+ source electrode from the p-type well at the pn junction. Thus, the Vpp power supply node has a lower level pn junction voltage Vjv $(2 \times Vcc-Vjv)$ than the $(2 \times Vcc)$ level.

[0014] Since the pn junction potential Vjv is less than the threshold voltage Vthn, however, the second booster potential generation circuit 1300 can supply a high level booster voltage at a level higher than that of the first booster potential generation circuit 1100 to the Vpp power supply node.

[0015] Fig. 14 is a circuit diagram showing a conventional third booster potential generation circuit 1400. Referring to Fig. 14, the third booster potential generation circuit 1400 is configured by having a level

conversion circuit 1401 connected between the other electrode of the capacitor Cg and the output node of the clock signal generation circuit 401 in the first booster potential generation circuit 1100 of Fig. 11.

[0016] Fig. 15 is a circuit diagram showing an example of the level conversion circuit 1401 of Fig. 13. Referring to Fig. 15, the level conversion circuit 1401 is provided with PMOS transistors 1501 and 1002 [sic], NMOS transistors 1503 and 1504, and inverter 1505.

[0017] The source electrodes of the PMOS transistors 1501 and 1502 are both connected to the Vpp power supply. The drain electrode of the PMOS transistor 1501 is connected to the gate electrode of the PMOS transistor 1502 and the drain electrode of the NMOS transistor 1503, and the drain electrode of the PMOS transistor 1502 is connected to the gate electrode of the PMOS transistor 1501 and the drain electrode of the NMOS transistor 1504. The source electrodes of the NMOS transistors 1503 and 1504 are both grounded. A clock signal CLK output from the clock signal generation circuit 401 is input to the gate electrode (input node IN) of the NMOS transistor 1503, and the clock signal is inverted by the inverter and input to the gate electrode of the NMOS transistor 1504. The node (OUT) connected to the drain electrode of the NMOS transistor 1504 is connected to the other electrode of the capacitor Cq.

[0018] The amplitude of the clock signal CLK is amplified from amplitude (GND~Vcc) to (GND~Vpp) by the third booster potential generation circuit 1400, and boosts the potential of the capacitor Cg. Therefore, the threshold value does not fall since the potential of the node B of the

first electrode of the capacitor Cg is boosted to a higher level than $(2 \times Vcc)$, and the potential of the gate electrode of the NMOS transistor N1 increases. Then, the $(2 \times Vcc)$ level voltage from the capacitor Cg is supplied to the Vpp power supply without reduction, a high level voltage can be supplied to the Vpp power supply which is higher than the voltages supplied by the first booster potential generation circuit 1100 of Fig. 11 and the second booster potential generation circuit 1300 of Fig. 13.

[0019] [PROBLEMS THE INVENTION IS TO SOLVE] When considering the low voltage operation of a DRAM including a booster potential generation circuit such as shown in Figs. 11, 13, and 14, a booster potential generation circuit with a high boosting efficiency is required so that the memory cell threshold value does not decrease the same percentage as the power supply voltage Vcc even though the power supply voltage decreases. Therefore, as described above, a means for decreasing the transistor threshold value was devised to derive a higher Vpp level. However, a resultant problem was the discrepancy between the timing of the amplification of the drain electrode potential of the transistor and the timing of the amplification of the gate electrode potential.

[0020] Fig. 16 is a timing chart showing the discrepancy between the timings of the amplification of the potentials of the node A (drain electrode) and node B (gate electrode) of the NMOS transistor in the conventional booster potential generation circuit.

[0021] Referring to Fig. 16, since the potential of the node A (drain electrode) decreased before the potential of the node B (gate electrode) decreased, the drain electrode

potential became lower than the potential of the Vpp power supply node with the NMOS transistors N1 and N1' remaining ON, and a current flowing in the reverse direction from the Vpp power supply was a problem.

[0022] Furthermore, since the first electrode of the capacitor Cp (gate electrode of the NMOS transistors N1 and N1') is not in a floating state relative to the floating state of the first electrode of the capacitor Cg (gate electrode of the NMOS transistors N1 and N1'), the working voltage levels of the nodes A and B are normally different over time, such that the level of the node A is lower than the Vcc level when again returned to the original level, and when the level of the node A (drain electrode of the NMOS transistors N1 and N1') becomes less than the level of the node B (gate electrode of the NMOS transistors N1 and N1'), a problem arises inasmuch as the NMOS transistors N1 and N1' are readily turned ON and there is a current flowing in a reverse direction from the Vpp power supply.

[0023] An object of the present invention is to eliminate the previously mentioned problems by providing a potential generation circuit capable of suppressing current consumption by supplying a stable level potential to a Vpp power supply or a Vbb power supply, and preventing a current flowing in a reverse direction from the Vpp power supply and preventing a current flowing in a reverse direction to the Vbb power supply.

[0024] [MEANS FOR SOLVING THE PROBLEMS] The potential generation circuit of Claim 1 of the present invention includes a transistor; a first capacitor which has one electrode connected to the gate electrode of the transistor;

a second capacitor which has one electrode connected to the source/drain electrode of the transistor; and a voltage supplying means for starting the supply of a first predetermined voltage to the other electrode of the first capacitor with a first timing, starting the supply of a second predetermined voltage to the other electrode of the second capacitor with a second timing which is slower than the first timing, stopping the supply of the second predetermined voltage to the other electrode of the second capacitor with a third timing which is slower than the second timing, and stopping the supply of the first predetermined voltage to the other electrode of the first capacitor with a fourth timing which is slower than the third timing.

[0025] The potential generation circuit of Claim 2, includes, the potential generation circuit of Claim 1, wherein the voltage supplying means is provided with a ring oscillator which has an odd number of inverters connected in series, a first pulse signal is output from a first inverter, a second pulse signal is output from a second inverter which is an odd number from the first inverter, a third pulse signal is output from a third inverter which is an odd number from the second inverter, and a fourth pulse signal is output from a fourth inverter which is an odd number from the third inverter; a first logic circuit which receives the first pulse signal and fourth pulse signal, and outputs the output signals to the other electrode of the first capacitor; and a second logic circuit which receives the second pulse signal and third pulse signal, and outputs the output signals to the other electrode of the second capacitor.

[0026] The potential generation circuit of Claim 3, includes, the potential generation circuit of Claim 1, wherein the voltage supplying means includes a pulse signal generating means for generating pulse signals; a first logic circuit for supplying a first predetermined voltage to the other electrode of the first capacitor based on the pulse signal generated by the pulse signal generating means; and a second logic circuit for supplying a second predetermined voltage to the other electrode of the second capacitor based on the pulse signal generating means.

[0027] [EMBODIMENTS OF THE INVENTION] The embodiments of the present invention are described hereinafter with reference to the drawings.

[0028] (1) First Embodiment

Fig. 1 is a circuit diagram showing the booster potential generation circuit 100 of a first embodiment of the potential generation circuit of the present invention.

[0029] Referring to Fig. 1, the booster potential generation circuit 100 is provided with a NOR circuit 103, NAND circuit 105, buffers 107 and 109, capacitors Cp, Cg, C1, and C2, and NMOS transistors N1, and N11~N14.

[0030] A ring oscillator 101 is further provided with a NAND circuit 111, and inverters 112~117.

[0031] In the ring oscillator 101, the inverters 112~117 are connected ion series to the output node a of the NAND circuit 111, and the output node d of the inverter 117 is connected to one input node of the NAND circuit 111. A

clock enable signal CLKE for controlling the ring oscillator 101 is input to the other input node of the NAND circuit 111. The ring oscillator 101 is activated when the clock enable signal CLKE is H level, and the ring oscillator 101 is deactivated when the clock enable signal CLKE is L level.

[0032] The output node a of the NAND circuit 111 of the ring oscillator 101 and the output node d of the inverter 117 are respective connected to two input nodes of the NOR circuit 103. Furthermore, the output node b of the inverter 113 and the output node c of the inverter 115 ate respectively connected to two input nodes of the NAND circuit 105.

[0033] The buffer 107 includes two inverters 121 and 122 connected in series, and the input node of the inverter 121 is connected to the output node e of the NOR circuit 103. The buffer 109 also includes two inverters 123 and 124 connected in series, and the input node of the inverter 123 is connected to the output node f of the NAND circuit 105.

[0034] One electrode of the capacitor Cg is connected to the gate electrode of the NMOS transistor N1 at node B, and the other electrode is connected to the output node of the inverter 122. Furthermore, one electrode of the capacitor Cp is connected to the drain electrode of the NMOS transistor N1 at node A, and the other electrode is connected to the output node of the inverter 124.

[0035] Similar to Figs. 11, 13, and 14, a precharging circuit is configured by the NMOS transistors N11 and N12, and capacitor C1 to precharge the node A to the power supply Vcc level, and a precharging circuit is configured by the

NMOS transistors N13 and N14 and the capacitor C2 to precharge the node B to the power supply Vcc level.

[0036] Fig. 2 is a timing chart showing the operation of the booster potential generation circuit 100 of Fig. 1.

[0037] Referring to Figs. 1 and 2, the clock enable signal CLKE is L level unit time t1, and the ring oscillator 101 is in a standby state.

[0038] The ring oscillator 101 is activated when the clock enable signal CLKE becomes H level at time t1, and a clock signal CLKa having a predetermined pulse width is output from the output node a of the NAND circuit 111 within the ring oscillator 101, as shown in Fig. 2. a clock signal CLKb, which has a phase delayed by Δt from the phase of the clock signal CLKa, is output the output node b of the inverter 113, a clock signal CLKc, which has a phase delayed by Δt from the phase of the clock signal CLKb, is output from the inverter 115, and a clock signal CLKd, which has a phase delayed by Δt from the phase of the clock signal CLKd, which has a phase delayed by Δt from the phase of the clock signal CLKc, is output from the inverter 117.

[0039] The clock signals CLKa and CLKd, which have mutually shifted phases and are respectively output from the output nodes a and d, are input to the NOR circuit 103, and a pulse signal Se which has a pulse width T1 is output from the output node e of the NOR circuit 103. On the other hand, the clock signals CLKb and CLKc, which have mutually shifted phases and are respectively output from the output nodes b and c, are input to the NAND circuit 105, and a pulse signal Sf which has a pulse width T2 (T2>T1) is output from the output node f of the NAND circuit 105.

[0040] The pulse signals Se and Sf are repeatedly amplified at a timing such that the pulse signal Se rises (for example time t3 or t7) after the rise of the pulse signal Sf (for example time t2 or t6); and thereafter, the pulse signal Sf falls (for example time t5 or t9) after the fall of the pulse signal Se (for example time t4 or t8).

[0041] Since the pulse signal Se is applied to the other electrode of the capacitor Cg through the buffer 107, and the pulse signal Sf is applied to the other electrode of the capacitor Cp through the buffer 109, when the pulse signal Sf rises, the node A, which has been precharged to the Vcc level, receives a further Vcc boost by the capacitor Cp, and a voltage that has been boosted from the Vcc level to the (2xVcc) level is applied to the drain electrode of the NMOS transistor N1.

[0042] Then, when the pulse signal Se rises, the node B, which has been precharged to Vcc level, receives a further Vcc boost by the capacitor Cg, and a voltage that has been boosted from the Vcc level to the (2xVcc) level is applied to the gate electrode of the NMOS transistor N1. Ir this way the NMOS transistor N1 is turned ON, and a (2xVcc) boosted voltage is supplied to the Vpp power supply node.

[0043] When a predetermined time T1 has elapsed and the pulse Se rises, the (2xVcc) level voltage is not applied to the gate electrode of the NMOS transistor N1, the NMOS transistor N1 is turned OFF, and the supply of the (2xVcc) level boosted voltage is cutoff to the Vpp power supply node.

[0044] When the pulse signal Sf falls, the supply of the (2xVcc) level boosted voltage is stopped to the drain electrode of the NMOS transistor N1.

[0045] Accordingly, since the NMOS is turned ON when the voltage is applied to the gate electrode of the NMOS transistor N1 after the boosted voltage is started to the drain electrode of the NMOS transistor N1, and since the boosted voltage is topped to the drain electrode of the NMOS transistor N1 after voltage is stopped to the gate electrode of the NMOS transistor N1 and the NMOS transistor N1 is turned OFF, during the time the NKOS transistor N1 is ON a boosted voltage is normally applied to the Vpp power supply node, and reverse flowing current from the Vpp power supply node is prevented, thereby providing a potential generation circuit which is capable of suppressing current consumption by supplying a stable level potential to the Vpp power supply.

[0046] Figs. 3 and 4 are circuit diagrams showing other examples of a precharging circuit in the booster potential generation circuit 100 of Fig. 1.

[0047] Referring to Fig. 3, a diode 301 replaces the NMOS transistors N11 and N12 and capacitor C1 forming a precharging circuit, and a diode 303 replaces the NMOS transistors N13 and N14 and capacitor C2 forming a precharging circuit; the input nodes of the diodes 301 and 303 are both connected to a Vcc power supply, and the output node of the diode 301 is connected to the node A, and the output node of the diode 303 is connected to the node B.

[0048] Referring to Fig. 4, the NMOS transistors N11

and N12 and capacitor C1 forming the precharging circuit are replaced by a diode-connected NMOS transistor N15, and the NMOS transistors N13 and N14 and capacitor C2 forming the precharging circuit are replaced by a diode-connected NMOS transistor N16; the gate electrode and drain electrode of the NMOS transistors N15 and N16 are both connected to a Vcc power supply, and the source electrode of the NMOS transistor N15 is connected to the node A, and the source electrode of the NMOS transistor N15 is connected to the node A, and the source electrode of the NMOS transistor N16 is connected to the node B.

[0049] The booster potential generation circuits 300 and 400 shown in Figs. 3 and 4 operate the same as the booster potential generation circuit 100 shown in Fig. 1, and provide the same effect.

[0050] In the booster potential generation circuits 300 and 400, the nodes A and B are only boosted to (Vcc-Vthn) level.

[0051] In the booster potential generation circuits 100, 300 and 400, pulse signals CLKb and CLK c are input to the NOR circuit 103 rather than the pulse signals CLK a and CLK d, or the pulse signals CLKa and CLKd are input to the NAND circuit 105 rather than the pulse signals CLKb and CLKc, such that pulse signals identical to the pulse signals Se and Sf of Fig. 2 are generated, and similar effect is obtained.

[0052] Fig. 5 is a circuit diagram showing a first embodiment of the negative potential generation circuit 500 of the potential generation circuit of the present invention.

[0053] In the case of a negative potential generation circuit is also possible to supply a negative voltage to the Vbb power supply node by a pulse signal similar to Fig. 2.

[0054] Referring to Fig. 5, the negative potential generation circuit 500 replaces the NMOS transistor N1 of the booster potential generation circuit 100 of Fig. 1 with a PMOS transistor P1; replaces the NMOS transistors N11 and N12 and capacitor C1, and the NMOS transistors N13 and N14 and capacitor C2, forming the prechargers with PMOS transistors P11 and P12 and capacitor C1', and PMOS transistors P13 and P14 and capacitor C2'; and replaces the buffers 107 and 109 with inverters 501 and 502.

[0055] Precharging circuits are formed by the PMOS transistors P11 and P12 and the capacitor C1', and the PMOS transistors P13 and P14 and the capacitor C2', and the nodes A' and B' are respectively precharged to a -Vcc level.

[0056] According to the same timing chart of Fig. 2, when the pulse signal Sf level falls, the potential of the node A' is boosted from the GND level to the Vcc level by the capacitor Cp, and the -Vcc level negative voltage is supplied to the drain electrode of the NMOS [sic] transistor Pl. Then, when the pulse signal Se level falls, the potential of the node B' is boosted from the GND level to the Vcc level by the capacitor Cg, and the -Vcc level negative voltage is supplied to the gate electrode of the PMOS transistor Pl. In this way the PMOS transistor Pl is turned ON, and a -Vcc level negative voltage is supplied to the Vbb power supply node.

[0057] Subsequently, when the pulse signal Se level rises after a certain predetermined time has elapsed, the -Vcc level voltage is not applied to the gate electrode of the PMOS transistor Pl, such that the PMOS transistor Pl is turned OFF, and the supply of the -Vcc level negative voltage is cutoff to the Vbb power supply node. Then, when the pulse signal Sf level rises, the supply of the Vcc level negative voltage is stopped to the drain electrode of the PMOS transistor Pl.

[0058] Accordingly, a potential generation circuit is provided which is capable of suppressing current consumption by preventing current from flowing in the reverse direction to the Vbb power supply, and supplying a stable level potential to the Vbb power supply.

[0059] (2) Second Embodiment

Fig. 6 is a circuit diagram showing a booster potential generation circuit of a second embodiment of the potential generation circuit of the present invention.

[0060] Referring to Fig. 6, the booster potential generation circuit 600 is provided with a clock signal generation circuit 401, inverters 602~605, NOR circuit 103, NAND circuit 105, buffers 107 and 109, NMOS transistors N1 and N11~N14, and capacitors Cp, Cg, C1, and C2.

[0061] The clock signal generation circuit 401 can use the ring oscillator shown in Fig. 7.

[0062] The output node of the clock signal generation circuit 401 is connected to one input node of the NOR circuit 103, one input node of the NAND circuit 105, and the

input nodes of the inverter 602 and 604. The inverter 603 is connected in series with the inverter 602, and the output node of the inverter 602 is connected to the other input node of the NOR circuit 103. The inverter 605 is connected in series with the inverter 604, and the output node of the inverter 605 is connected to the other input node of the NAND circuit 105.

[0063] Since the connection relationships among the various other elements is identical to those of the booster potential generation circuit 100 of Fig. 1, further description is therefore omitted.

[0064] Fig. 7 is a timing chart showing the operation of the booster potential generation circuit 600 of Fig. 6.

[0065] Referring to Fig. 7, a clock signal CLK output from the clock signal generation circuit 401 is input to one input node of the NOR circuit 103 and one input node of the NAND circuit 105. The clock signal CLK is also input to the other input node of the NOR circuit 103 through the inverters 602 and 603 after a delay of time Δt , and is input to the other input node of the NAND circuit 105 through the inverters 604 and 605 after a delay of time Δt (delay CLK of Fig. 6).

[0066] After the clock signal CLK and delay clock signal delay CLK, a pulse signal Se' is output from the NOR circuit 103, and a pulse signal Sf' is output from the NAND circuit 105.

[0067] Each of the single pulse signals Se' and Sf' correspond to the pulse signals Se and Sf of the first

embodiment, and the booster potential generation circuit 600 operates with the same timing as described in the first embodiment by means of these pulse signals Se' and Sf'.

[0068] That is, when the pulse signal Sf' rises, a (2 \times Vcc) level booster voltage is supplied to the drain electrode of the NMOS transistor N1 in response thereto; and then when the pulse signal Se' rises, a (2x Vcc) level booster voltage is supplied to the gate electrode of the NMOS transistor N1 in response thereto, such that the NMOS transistor N1 is turned ON, and a (2 x Vcc) booster voltage is supplied to the Vpp power supply node. Then, when the pulse signal Se' falls after a predetermined time has elapsed, the (2 x Vcc) level voltage is not applied to the gate electrode of the NMOS transistor N1 in response thereto, such that the NMOS transistor N1 is turned OFF and the supply of the (2 x Vcc) level booster voltage is cutoff to the Vpp power supply node. Finally, when the pulse signal Sf' falls, the supply of the (2x Vcc) level booster voltage is stopped to the drain electrode of the NMOS transistor N1 in response thereto.

[0069] Accordingly, a potential generation circuit is provided which is capable of suppressing current consumption by preventing current from flowing in the reverse direction to the Vbb power supply, and supplying a stable level potential to the Vbb power supply.

[0070] Figs. 8 and 9 are circuit diagrams showing other examples of a precharging circuit in the booster potential generation circuit 600 of Fig. 6.

[0071] Referring to Fig. 8, the booster potential

generation circuit 800 provides a Vcc power supply-connected diode 301 is connected to the node A, and a Vcc power supply-connected diode 303 is connected to the node B.

[0072] Referring to Fig. 9, the booster potential generation circuit 900 rearranges the diodes 301 and 303 of Fig. 8 with NMOS transistors N15 and N16 connected to the diodes.

[0073] The booster potential generation circuits 800 and 900 produce the same effect as the booster potential generation circuit 600 of Fig. 6.

[0074] In the booster potential generation circuits 800 and 900, the nodes A and B are only boosted to the (Vcc-Vthn) level, respectively.

[0075] Fig. 10 is a circuit diagram showing a negative potential generation circuit 1000 of a second embodiment of the potential generation circuit of the present invention.

[0076] Referring to Fig. 10 the negative potential generation circuit 1000 replaces the NMOS transistors N1, N11~N14, and capacitors C1 and C2 of the booster potential generation circuit 600 of Fig. 6 with PMOS transistors P1, P11~P14, and capacitors C1' and C2'.

[0077] Precharging circuits are formed by the PMOS transistors P11 and P12 and the capacitor C1', and the PMOS transistors P13 and P14 and the capacitor C2', and the nodes A' and B' respectively precharged to the -Vcc level.

[0078] With a timing identical to the timing chart of

Fig. 7, the capacitor Cp boosts the potential of the node A' from GND level to the Vcc level and a -Vcc level negative voltage is supplied to the drain electrode of the PMOS transistor P1. Then, the capacitor Cg boosts the potential of the node B' from GND level to the Vcc kevel and a -Vcc level negative voltage is supplied to the gate electrode of the PMOS transistor P1. In this way the PMOS transistor P1 is turned ON, and a -Vcc level negative voltage is applied to the Vbb power supply node.

[0079] Subsequently, after a certain predetermined time has elapsed, the -Vcc level voltage is not supplied to the gate electrode of the PMOS transistor P1, the PMOS transistor P1 is turned OFF, and the supply of the -Vcc negative voltage is cutoff to the Vbb power supply node. Then, the supply of the -Vcc negative voltage is stopped to the drain electrode of the PMOS transistor P1.

[0080] Accordingly, a potential generation circuit is provided which is capable of suppressing current consumption by preventing current from flowing in the reverse direction to the Vbb power supply, and supplying a stable level potential to the Vbb power supply.

[0081] [EFFECT OF THE INVENTION] The potential generation circuit of the present invention suppresses current consumption by preventing current from flowing in the reverse direction from the Vpp power supply or flowing in a reverse direction to the Vbb power supply, and supplies a stable level potential to the Vpp power supply or Vbb power supply.

[BRIEF DESCRIPTION OF THE DRAWINGS]

- Fig. 1 is a circuit diagram showing a booster potential generation circuit of a first embodiment of the potential generation circuit of the present invention;
- Fig. 2 is a timing chart showing the operation of the booster potential generation circuit of Fig. 1;
- Fig. 3 is a circuit diagram showing an example of a precharging circuit in the booster potential generation circuit of Fig. 1;
- Fig. 4 is a circuit diagram showing another example of a precharging circuit in the booster potential generation circuit of Fig. 1;
- Fig. 5 is a circuit diagram showing a negative potential generation circuit of a first embodiment of the potential generation circuit of the present invention;
- Fig. 6 is a circuit diagram showing a booster potential generation circuit of a second embodiment of the potential generation circuit of the present invention;
- Fig. 7 is a timing chart showing the operation of the booster potential generation circuit of Fig. 6;
- Fig. 8 is a circuit diagram showing another example of a precharging circuit in the booster potential generation circuit of Fig. 6;
- Fig. 9 is a circuit diagram showing another example of a precharging circuit in the booster potential generation circuit of Fig. 6;
- Fig. 10 is a circuit diagram showing a negative potential generation circuit of a second embodiment of the potential generation circuit of the present invention;
- Fig. 11 is a circuit diagram showing a first conventional booster potential generation circuit;
- Fig. 12 is a circuit diagram showing an example of the clock signal generation circuit 401 of Fig. 11;
 - Fig. 13 is a circuit diagram showing a second booster

potential generation circuit using a conventional triple well structure;

Fig. 14 is a circuit diagram showing a third conventional booster potential generation circuit;

Fig. 15 is a circuit diagram showing an example of the level conversion circuit 901 of Fig. 14; and

Fig. 16 is a timing chart showing the shift in the phase amplitude between the gate electrode and drain electrode of the NMOS transistor in the conventional booster potential generation circuit.

[DESCRIPTION OF THE REFERENCE NUMBERS]

100, 300, 400, 600, 800, 900) Booster potential generation circuit

500, 1000) Negative potential generation circuit

- N1) NMOS transistor
- P1) PMOS transistor
- Cp, Cg) Capacitor
- 101) Ring oscillator
- 112~117, 602~605) Inverter
- 103) NOR circuit
- 105, 111) NAND circuit
- 401) Clock signal generation circuit

【図16】 従来の昇圧電位発生回路におけるNMOSトランジスタのドレイン電極とゲート電極との電位の振幅のずれを示すタイミングチャートである。

【符号の説明】

(Gate Electrode)

100, 300, 400, 600, 800, 900 昇 圧電位発生回路、500, 1000 負電位発生回路、* *N1 NMOSトランシスタ、P1 PMOSトランジスタ、Cp. Cg キャパシタ、101 リングオシレータ、112~117、602~605 インバータ、103 NOR回路、105、111NAND回路、401 クロック信号生成回路。

